PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-320976

(43) Date of publication of application: 04.12.1998

(51)Int.CI.

G11C 11/407 H01L 27/04 H01L 21/822 H03L 7/06

(21) Application number : **09-124548**

(71)Applicant: FUJITSU LTD

(22)Date of filing:

14.05.1997

(72)Inventor: **DOUCHI HIROKO**


SHINOZAKI NAOHARU

(54) SEMICONDUCTOR DEVICE AND ITS ACCESS TIME ADJUSTMENT METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To increase the allowance of a holding time which is reduced when output data can not swing fully.

SOLUTION: The load of a dummy load circuit 31x included in a dummy circuit connected to a DLL circuit 40 is adjusted by a load adjustment circuit 36 in accordance with the judgement results of a frequency judgement circuit 37 and an interface judgement circuit 35. That is, the value of the load of the dummy load circuit 31x is smaller than the value of the load when the access time of output data DQ to an external clock CLK does not depend upon the frequency of the output data DQ by the value of the load corresponding to a value approximately a half of the maximum change of an access time changed in accordance with the frequency of the output data DQ.



LEGAL STATUS

[Date of request for examination]

09.05.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-320976

(43)公開日 平成10年(1998)12月4日

(51) Int.Cl. ⁸	識別記号	FΙ	
G11C 11/407	7	G11C 11/34	354C
H01L 27/04			362S
21/822	2	H01L 27/04	M
H03L 7/06		H03L 7/06	Z
		審査請求 未請求	₹ 請求項の数10 OL (全 15 頁)
(21)出顧番号 特願平9-124548		(71) 出願人 000005223	
(na) (little			株式会社
(22)出顧日	平成9年(1997)5月14日		県川崎市中原区上小田中4丁目1番
		1号	
			ひろ子
			県川崎市中原区上小田中4丁目1番
			富士通株式会社内
		(72)発明者 篠崎	直治
		神奈川	県川崎市中原区上小田中4丁目1番
		1号	富士通株式会社内
•		(74)代理人 弁理士	松本 貸吉


(54) 【発明の名称】 半導体装置及びそのアクセスタイム調整方法

(57) 【要約】

【課題】出力データがフルスイングできなくなる場合に 減少するホールドタイムの余裕を増加させる。

【解決手段】DLL回路40に接続されたダミー回路に含まれるダミー負荷回路31xの負荷を、周波数判定回路37及びインタフェース判定回路35の判定結果に応じて、負荷調整回路36により調整する。すなわち、ダミー負荷回路31xの負荷の値を、外部クロックCLKに対する出力データDQのアクセスタイムが出力データDQの周波数によらない場合の負荷の値よりも、出力データDQの周波数に応じて変化するアクセスタイムの変化量最大値の略1/2に相当する負荷の値だけ小さくする。

本発明の一実施形態に係る半導体装置の 概略構成を示すプロック図



【特許請求の範囲】

【請求項1】 外部クロックに応じて第1内部クロック を出力する入力回路と、

該第1内部クロックを遅延させ第2内部クロックとして 出力するディレイ回路と、

該第2内部クロックのタイミングで入力データを取り込 み出力データとして外部に出力する出力回路と、

を有する半導体装置に対し、

該第2内部クロックを少なくともダミー負荷回路で遅延 させ、ダミークロックとして出力するダミー回路と、

該第1内部クロックと該ダミークロックとの位相差が所 定値になるように該ディレイ回路での遅延量を制御する 位相比較・制御回路と、

を用い、

該ダミー負荷回路の負荷の値L2を、該外部クロックに 対する該出力データのアクセスタイムが該出力データの 周波数によらない場合の負荷の値 L1よりも、該出力デ ータの周波数に応じて変化する該アクセスタイムの変化 量最大値の略1/2に相当する負荷の値 Δ L だけ小さく し、

この状態で該位相比較・制御回路の動作を有効にして該 ディレイ回路の遅延量を定める、

ことを特徴とする半導体装置のアクセスタイム調整方

【請求項2】 外部クロックに応じて第1内部クロック を出力する入力回路と、

該第1内部クロックを遅延させ第2内部クロックとして 出力するディレイ回路と、

該第2内部クロックのタイミングで入力データを取り込 み出力データとして外部に出力する出力回路と、

を有する半導体装置に対し、

該第2内部クロックを遅延させダミークロックとして出 力するダミー回路と、

該第1内部クロックと該ダミークロックとの位相差が所 定値になるように該ディレイ回路での遅延量を制御する 位相比較・制御回路と、

を用い、

該位相比較・制御回路の動作を有効にして該ディレイ回 路の遅延量を第1値として求め、

該出力データの周波数に応じて変化する該アクセスタイ ムの変化量最大値を求め、

該ディレイ回路の遅延量を、第1値より該変化量最大値 の略1/2だけずらした値として定める、

ことを特徴とする半導体装置のアクセスタイム調整方 法。

【請求項3】 外部クロックに応じて第1内部クロック を出力する入力回路と、

該第1内部クロックを遅延させ第2内部クロックとして 出力するディレイ回路と、

み出力データとして外部に出力する出力回路と、

を有し、該ディレイ回路の遅延量が請求項1又は2記歳 の方法で定められていることを特徴とする半導体装置。

【請求項4】 外部クロックに応じて第1内部クロック を出力する入力回路と、

第2内部クロックのタイミングで入力データを取り込み 出力データとして外部に出力する出力回路と、

該第2内部クロックを少なくともダミー負荷回路で遅延 させ、ダミークロックとして出力するダミー回路と、

10 該第1内部クロックに対する該ダミークロックの位相が 所定値になるように該第1内部クロックをディレイ回路 で遅延させ該第2内部クロックとして出力するDLL回 路とを有し、

該ダミー負荷回路の負荷の値L2が、該外部クロックに 対する該出力データのアクセスタイムが該出力データの 周波数によらない場合の負荷の値 L1よりも、該出力デ ータの周波数に応じて変化する該アクセスタイムの変化 量最大値の略1/2に相当する負荷の値ΔLだけ小さい ことを特徴とする半導体装置。

【請求項5】 上記外部クロックCLKの周波数を判定 20 する周波数判定回路と、

該周波数判定回路の判定結果に応じ、上記負荷の値を上 記L1又はL2に調整する負荷調整回路と、

を有することを特徴とする請求項4記載の半導体装置。

【請求項6】 上記周波数判定回路は、

モノマルチバイブレータと、

該モノマルチバイブレータの出力パルスがアクティブの 間、クロックを計数するカウンタと、

を有することを特徴とする請求項5記載の半導体装置。

30 【請求項7】 上記負荷の値L2は複数存在し、

上記ダミー負荷回路は、

複数の部分負荷と該複数の部分負荷の各々を有効/無効 にする複数のスイッチ素子と、

を有し、上記負荷調整回路は、

上記カウンタの計数値を変換する符号変換回路と、

該符号変換回路の出力に応じて、上記負荷の値が該複数 の値L2のうちの1つに定められるように該スイッチ素 子を制御する論理回路と、

を有することを特徴とする請求項5又は6記載の半導体 40 装置。

【請求項8】 上記出力回路は選択可能な複数種の出力 インタフェースに対応した回路を備え、

選択された該出力インタフェースの種類を判定するイン タフェース判定回路を有し、

上記負荷調整回路は、上記周波数判定回路及び該インタ フェース判定回路の判定結果に応じ、上記負荷の値を上 記し1又はし2に調整する、

ことを特徴とする請求項5記載の半導体装置。

【請求項9】 上記ダミー回路は、

該第2内部クロックのタイミングで入力データを取り込 50 信号遅延量が上記出力回路での上記外部クロックに対す

2

るデータ出力のそれに略等しいダミー出力回路と、 上記ダミー負荷回路と、

信号遅延量が上記入力回路のそれに略等しいダミー入力 回路と、

を有し、該ダミー出力回路と該ダミー負荷回路と該ダミー入力回路とが縦続接続されていることを特徴とする請求項4乃至8のいずれか1つに記載の半導体装置。

【請求項10】 上記DLL回路は、

上記第1内部クロックに対する上記ダミークロックの位相の進み、遅れ又は略一致を検出する位相比較回路と、該位相の進み又は遅れが検出された時に該位相比較回路が該位相の略一致を検出するように上記ディレイ回路の遅延量を制御するディレイ制御回路と、

を有することを特徴とする請求項4乃至9のいずれか1 つに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそのアクセスタイム調整方法に関する。

[0002]

【従来の技術】図10は、従来のシンクロナスDRAM の一部の概略構成を示す。以下、一般に*AはAの2値 を反転した信号であるとする。ローアドレスをデコード した信号によりワード線WLが活性化されてセルアレイ 10の1行が選択され、この1行から読み出されたデー タがセンスアンプ11で増幅される。例えばメモリセル 12から読み出されたデータによりピット線対BLと* BLとの間に微小電位差が生じ、この電位差がセンスア ンプ11で増幅される。次に、コラムアドレスをデコー ドした信号によりコラム選択線CLが活性化されてコラ 30 ムスイッチ回路13内のスイッチが選択的にオンにな り、ピット線対BLと*BLがそれぞれデータ線対DB と*DBと導通される。データ線DB及び*DB上のデ ータは、データバスアンプ14で増幅され、スイッチ回 路15がオンにされるとデータバス制御回路16に転送 され、スイッチ回路17AがオンにされるとI/Oデー タバッファ回路18Aに転送され、データDQとして外 部端子に取り出される。

【0003】セルアレイ10の1行分のデータがセンスアンプ11で増幅されているので、コラムスイッチ回路13内のスイッチを選択的に順次切り換えることにより、連続してデータを読み出すことができる。この切り換えと、スイッチ回路15及び17Aのオン/オフがクロックに同期して行われることにより、データ読み出しがパイプライン処理される。このパイプラインは3段がカリ、コラムスイッチ回路13とデータバスアンプ14とで第1段パイプ21が構成され、スイッチ回路15とデータバス制御回路16とで第2段パイプ22が構成されている。パイプラスをで第3段パイプ23Aが構成されている。パイプ

21、22及び23Aは、クロックバッファ回路24Aからのクロックに同期して動作する。このクロックは、外部クロックCLKの駆動能力をクロックバッファ回路24Aで増幅し且つ適当に遅延させたものである。クロックバッファ回路24Aにはクロックイネーブル信号CKEも供給され、クロックイネーブル信号CKEがアクティブのときのクロックCLKが不図示の回路で用いられる。

【0004】データバス制御回路16及びI/Oデータ 10 バッファ回路18Aはいずれもフリップフロップ回路を 備えており、例えば、それぞれ 'H'及び 'L' が保持され、データDQが 'L'になっているとする。外部クロックCLKがクロックバッファ回路24A内で増幅され、比較的長い配線を通り、内部クロックiCLKとしてスイッチ回路17Aの制御入力端に供給される。外部クロックCLKが立ち上がった後、内部クロックiCLKが立ち上がって後、内部クロックiCLKが立ち上がって、スイッチ回路17Aがオンになり、データバス制御回路16の出力 'H'がI/Oデータバッファ回路18A内のフリップフロップ回路に保持さ れ、駆動能力がさらに増幅されて、データDQが 'H'になる。すなわち、外部クロックCLKが立ち上がって から、アクセスタイム ta 経過後にデータDQが変化する。

【0005】第3段パイプ23Aの構成例を、図11に示す。この構成では、SDRAMの出力インタフェースとして、SSTLとLVTTLとの一方が選択可能になっている。SSTL出力インタフェースの高レベル 'H' 及び低レベル 'L' の下限及び上限はそれぞれVref+0、4及びVref-0、4であり、LVTTLインタフェースのこれらに対応した値はそれぞれ2、4V及び0、4Vである。

【0006】SSTLとLVTTLのインタフェース出力段(CMOS)の電源電圧は、図11ではいずれも3.3Vになっているが、両出力段の駆動能力は互いに異なり、また、SSTL及びLVTTLのインタフェース出力段に接続される不図示の入力回路に流れる電流はそれぞれ16mA及び2mA程度であるので、前記電圧の上下限値が満たされる。

【0007】スイッチ回路17Aは、インバータ171、172、転送ゲート173及び174を備えている。I/Oデータバッファ回路18Aは、インバータ181~185、ナンドゲート186、ノアゲート187、ナンドゲート188、ノアゲート189及びトランジスタ18a~18dを備えている。トランジスタ18a及び18cはpMOSFETであり、トランジスタ18b及び18dはnMOSFETである。転送ゲート173及び174はいずれもpMOSトランジスタとnMOSトランジスタとを並列接続した構成である。

れ、スイッチ回路17AとI/Oデータバッファ回路1 【0008】SSTLインタフェースのときには、イン8Aとで第3段パイプ23Aが構成されている。パイプ 50 タフェース判定信号S/Lが'H'になる。この場合、

ナンドゲート186及びノアゲート187がインバータ として機能し、トランジスタ18aと18bとからなる SSTLインターフェース出力段が有効になる。他方、 ナンドゲート188及びノアゲート189の出力がそれ ぞれ 'H' 及び 'L' に固定されて、トランジスタ18 c及び18dがオフになり、トランジスタ18cと18 dとからなるLVTTLインタフェース出力段がハイイ ンピーダンス状態になる。

【0009】内部クロックiCLKが'L'のときに は、転送ゲート173及び174がオフになっている。 このとき、上記と同じくデータバス制御回路16及びⅠ /Oデータバッファ回路18Aにそれぞれ'L'及び 'H'が保持されているとする。この場合、信号DAT 1及UDAT2が'H'、インバータ181と182と からなるフリップフロップ回路FF1の出力が 'H'、 インパータ183と184とからなるフリップフロップ 回路FF2の出力が 'H'、トランジスタ18aがオ ン、トランジスタ18bがオフ、データDQが'H'に なっている。

【0010】この状態から内部クロックiCLKが立ち 上がると、転送ゲート173及び174がオンになり、 フリップフロップ回路FF1及びFF2の出力が反転し て'L'になり、トランジスタ18aがオフ、トランジ スタ18bがオンになって、データDQが'L'に変化 する。すなわち、外部クロックCLKの立ち上がりから アクセスタイム ta 経過後に出力データDQが変化す

【0011】インタフェース判定信号S/Lが'L'の 場合には上記の場合と逆に、SSTLインタフェース出 力段がハイインピーダンス状態になり、LVTLインタ フェース出力段が有効になる。アクセスタイムtaは、 図13の出力DQの波形 a~dのように、SDRAMの 特性や電源電圧のばらつきにより異なり、一定ではな い。これら波形a~dを重ね合わせた図において、XX XXの部分は、データとして使用できないデッドバンド である。クロックアクセスタイム t A C クロックの立ち 上がりからデッドバンドの終わりまで (データが確定す るまで)の時間であり、データ保持時間 t O H はクロッ クの立ち上がりからデッドバンド開始までの時間であ る。デッドバンドは t AC-tOHとなり、デッドバン ドO (tAC=tOH) が理想的な場合である。外部ク ロックCLKの周期をtCLKと表記すると、データ確 定時間は、 t C L K + t O H - t A C = t C L K - (デ ッドパンド)となる。例えば外部クロックCLKが10 0MHzの場合、クロック周期 t C L K は 1 0 n s であ り、このときデッドバンドが3nsとすると、データ確 定時間は7 n s となる。

【0012】外部クロックCLKと位相が一定の関係に あるクロックCLKAに同期して、他の半導体装置の入 カ回路でデータDQを読み込む場合、セットアップタイ

ムtS及びホールドタイムtHが必要であり、tS+t H< (データ確定時間)でなければならない。通常の入 力回路では、 tS+tH=3ns程度であり、残り4n s が余裕時間になる。しかし、データDQが複数の場合 には端子間の出力タイミングにばらつきがあり、また、 半導体装置が搭載されたボード上での信号遅延に差があ り、しかもこれらが温度や電源電圧の変動により変化す るので、余裕時間4nsは非常に厳しい値である。外部 クロックCLKの周波数をさらに上げると、この余裕時 10 間はさらに厳しくなる。

【0013】このような問題は、SDRAMに限らず、 一般に、図12に示すような半導体装置30Aの出力端 に半導体装置31を接続した場合に生ずる。半導体装置 30A内の出力回路23及び入力回路24はそれぞれ図 10の第3段パイプ23A及びクロックバッファ回路2 4 Aに対応している。本願出願人は、先の出願(特願平 8-339988) において、SDRAMの特性や電源 電圧のばらつき等により生ずるデッドバンドを短縮でき る構成を提案した。

[0014]

【発明が解決しようとする課題】しかし、この構成では 補正できないデッドバンド発生原因が外に存在すること が分かった。この原因を、図14に従って説明する。図 14 (A) ~ (D) は、外部クロックGLKの立ち上が り毎にデータDQが反転している場合を示しており、

図14(A):データ出力がSSTLインタフェースで ありかつ低周波の場合

図14(B):データ出力がSSTLインタフェースか つ髙周波の場合

図14(C):データ出力がLVTTLインタフェース かつ低周波の場合

図14(D):データ出力がLVTTLインタフェース かつ高周波の場合

である。ここに高周波とは、前記補正できないデッドバ ンドが発生する程度に周波数が高いという意味であり、 低周波とは、この発生がない程度に周波数が低いという 意味である。

【0015】図14 (A) ~ (D) の場合の上記アクセ スタイムtaをそれぞれtsa、tsb、tla及びt 1bとする。低振幅であるSSTLの場合には、高周波 でもデータDQがフルスイングできるので、tsa=t sbとなる。これに対しLVTTLの場合には、高周波 の場合にデータDQがフルスイングできなくなり、t1 bくtlaとなる。すなわち、LVTTLではアクセス タイムt1bがアクセスタイムt1aに一致しないこと により、図13に示すデッドパンド tAC-tOHが増 加することになる。LVTTLインタフェースかつ高周 波の場合であっても、データDQが低周波であるとき、 例えばデータDQが'L'、'L'、'H'、'H'、

'L'、 'L'、・・・と変化する場合には、tla=

tlbとなる。すなわち、高周波の場合には予測できないデータDQの周波数に応じてtlb<tlaとなったりtlb=tlaとなったりする。このため、ホールドタイムtHの余裕がtla-tlbだけ短くなる。

【0016】本発明の目的は、このような若眼点に鑑み、出力データがフルスイングできなくなる場合に減少するホールドタイムの余裕を増加させることが可能な半導体装置及びそのアクセスタイム調整方法を提供することにある。

[0017]

【課題を解決するための手段及びその作用効果】請求項 1の半導体装置のアクセスタイム調整方法では、外部ク ロックに応じて第1内部クロックを出力する入力回路 と、該第1内部クロックを遅延させ第2内部クロックと して出力するディレイ回路と、該第2内部クロックのタ イミングで入力データを取り込み出力データとして外部 に出力する出力回路と、を有する半導体装置に対し、該 第2内部クロックを少なくともダミー負荷回路で遅延さ せ、ダミークロックとして出力するダミー回路と、該第 1内部クロックと該ダミークロックとの位相差が所定値 になるように該ディレイ回路での遅延量を制御する位相 比較・制御回路と、を用い、該ダミー負荷回路の負荷の 値L2を、該外部クロックに対する該出力データのアク セスタイムが該出力データの周波数によらない場合の負 荷の値L1よりも、該出力データの周波数に応じて変化 する該アクセスタイムの変化量最大値の略1/2に相当 する負荷の値ΔLだけ小さくし、この状態で該位相比較 ・制御回路の動作を有効にして該ディレイ回路の遅延量 を定める。

【0018】次の4つの場合を考える。

- (1) アクセスタイムが出力データ周波数によらず且つ ダミー負荷の値をL1よりも Δ L だけ小さくしない場合 (2) アクセスタイムが出力データ周波数により異なり 且つダミー負荷の値をL1よりも Δ L だけ小さくしない 場合
- (4) アクセスタイムが出力データ周波数により異なり 且つダミー負荷の値をL1よりも Δ Lだけ小さくした場合
- (1) 及び(2) はダミー負荷の値を Δ Lだけ補正しない場合であり、(3) 及び(4) は請求項1の発明によりダミー負荷の値を Δ Lだけ補正した場合である。

【0019】位相比較・制御回路の動作を有効にしてディレイ回路の遅延量を調整し、(1)の場合のアクセスタイムをtlaとすると、理想的な場合、(2)のときのアクセスタイムはtla-tlc/2となり、(3)のときのアクセスタイムはtla+tlc/2となり、

(4) のときのアクセスタイムはtla-tlc/2となる。

【0020】すなわち、請求項1の発明によれば、補正しない場合よりも、図13のホールドタイム t Hの余裕時間がt1c/2だけ増加する。図13のセットアップタイム t Sの余裕時間が、補正しない場合よりもt1c/2だけ増加することになるが、両タイム t S及びt Hの余裕のバランスがとれるので、補正しない場合よりも余裕時間が実質的に増加することになるという効果を奏し、半導体装置が搭載されたボードの不留り向上に寄与する。

8

10 【0021】また、実際には位相比較・制御の誤差により(1)の場合においてもデッドバンドが存在し、出力データについて正及び負の不規則なジッタが生ずる。他方、上記調整により、データ周波数の不規則な変化に応じて、出力データについて正及び負の不規則なジッタが生ずる。したがって、両ジッタが打ち消し合うこともある。これに対し、上記補正をしなかった場合には、データ周波数の不規則な変化に応じて、出力データについて負の大きな不規則なジッタが生ずる。結果として、補正した方がしない場合よりも、図13のデッドバンドが短20 縮されることになるという効果を奏する。

【0022】請求項2の半導体装置のアクセスタイム調 整方法では、外部クロックに応じて第1内部クロックを 出力する入力回路と、該第1内部クロックを遅延させ第 2内部クロックとして出力するディレイ回路と、該第2 内部クロックのタイミングで入力データを取り込み出力 データとして外部に出力する出力回路と、を有する半導 体装置に対し、該第2内部クロックを遅延させダミーク ロックとして出力するダミー回路と、該第1内部クロッ クと該ダミークロックとの位相差が所定値になるように 30 該ディレイ回路での遅延量を制御する位相比較・制御回 路と、を用い、該位相比較・制御回路の動作を有効にし て該ディレイ回路の遅延量を第1値として求め、該出力 データの周波数に応じて変化する該アクセスタイムの変 化量最大値を求め、該ディレイ回路の遅延量を、第1値 より該変化量最大値の略1/2だけずらした値として定 める。

【0023】ずらす方向は、該外部クロックに対する該 出力データのアクセスタイムが該出力データの周波数に よらない状態で該第1値を求めた場合には正方向であ り、そうでない場合には負方向である。この半導体装置 のアクセスタイム調整方法によれば、請求項1の場合よ りも簡単なダミー負荷回路を用いればよいという効果を 奏する。

【0024】請求項3の半導体装置では、外部クロックに応じて第1内部クロックを出力する入力回路と、該第1内部クロックを遅延させ第2内部クロックとして出力するディレイ回路と、該第2内部クロックのタイミングで入力データを取り込み出力データとして外部に出力する出力回路とを有し、該ディレイ回路の遅延量が請求項501又は2記載の方法で定められている。

A . . .

10

【0025】請求項4の半導体装置では、外部クロックに応じて第1内部クロックを出力する入力回路と、第2内部クロックのタイミングで入力データを取り込み出力データとして外部に出力する出力回路と、該第2内部クロックを少なくともダミー負荷回路で遅延させ、ダミークロックとして出力するダミー回路と、該第1内部クロックをディレイ回路で遅延させ、該第1内部クロックをディレイ回路で遅延させ、該ダミー負荷回路の負荷の値L2が、該外部クロックに対する該出力データの月でなが、方に該第1内部クロックをディレイの路とを有し、該ダミー負荷回路の負荷の値L2が、該出力データの周波数に応じて変化する該アクセスタイムの変化量最大値の略1/2に相当する負荷の値 Δ L だけ小さい。

【0026】請求項5の半導体装置では、請求項4において、上記外部クロックCLKの周波数を判定する周波数判定回路と、該周波数判定回路の判定結果に応じ、上記負荷の値を上記L1又はL2に調整する負荷調整回路とを有する。この半導体装置によれば、使用する周波数に応じて自動的に上記補正が行われるという効果を奏する。

【0027】請求項6の半導体装置では、請求項6において、上記周波数判定回路は、モノマルチバイブレータと、該モノマルチバイブレータの出力パルスがアクティブの間、クロックを計数するカウンタとを有する。

【0028】請求項7の半導体装置では、請求項5又は6において、上記負荷の値L2は複数存在し、上記ダミー負荷回路は、複数の部分負荷と該複数の部分負荷の各々を有効/無効にする複数のスイッチ素子と、を有し、上記負荷調整回路は、上記カウンタの計数値を変換する符号変換回路と、該符号変換回路の出力に応じて、上記負荷の値が該複数の値L2のうちの1つに定められるように該スイッチ素子を制御する論理回路とを有する。

【0029】請求項8の半導体装置では、請求項5において、上記出力回路は選択可能な複数種の出力インタフェースに対応した回路を備え、選択された該出力インタフェースの種類を判定するインタフェース判定回路を有し、上記負荷調整回路は、上記周波数判定回路及び該インタフェース判定回路の判定結果に応じ、上記負荷の値を上記L1又はL2に調整する。

【0030】この半導体装置によれば、どのインタフェースを選択しても上記補正が行われるという効果を奏する。請求項9の半導体装置では、請求項4乃至8のいずれか1つにおいて、上記ダミー回路は、信号遅延量が上記出力回路での上記外部クロックに対するデータ出力のそれに略等しいダミー出力回路と、上記ダミー負荷回路と、信号遅延量が上記入力回路のそれに略等しいダミー入力回路とを有し、該ダミー出力回路と該ダミー負荷回路と該ダミー入力回路とが縦続接続されている。

【0031】この半導体装置によれば、製造プロセスの

条件が変動してもダミー回路の遅延量を適正な値にすることができる。請求項10の半導体装置では、請求項4乃至9のいずれか1つにおいて、上記DLL回路は、上記第1内部クロックに対する上記ダミークロックの位相の進み、遅れ又は略一致を検出する位相比較回路と、該位相の進み又は遅れが検出された時に該位相比較回路が該位相の略一致を検出するように上記ディレイ回路の遅延量を制御するディレイ制御回路とを有する。

[0032]

10 【発明の実施の形態】以下、図面に基づいて本発明の実施形態を説明する。

[第1実施形態] 図1は、半導体装置30の出力回路23は、明保した部分の概略構成を示す。出力回路23は、例えば図11の第3段パイプ23Aのように構成されている。出力回路23にはデータDATが供給され、データDATは、内部クロックjCLKに同期して出力回路23に取り込まれ、データDQとして出力される。データDQの外部出力端子には、負荷31aが接続されている。負荷31aは、図12の半導体装置31の入力段の20負荷と半導体装置間の配線負荷との和であり、インタフェースの種類により異なる。

【0033】入力回路24は、例えば、静電保護回路と信号駆動能力を増幅するバッファ回路とを備えており、供給される外部クロックCLKを増幅し、内部クロックiCLKは、遅延時間が可変のディレイ回路32を通って遅延され、内部クロックjCLKとして出力される。入力回路24及びディレイ回路32での信号遅延をそれぞれδti及びるtxで表し、入力回路24及びディレイ回路32を除く外部クロックCLK入力端から出力回路23のクロック入力端までの配線による信号遅延をδtwで表し、内部クロックjCLKが立ち上がってからデータDATがデータDQの外部端子まで又は負荷31aの略先端まで伝達するのに要する時間をδtDと表記する。図12中のアクセスタイムtaは、これらの時間の和になる。すなわち、

 $t\ a = \delta\ t\ i + \delta\ t\ w + \delta\ t\ D + \delta\ t\ x$

となる。 δ t x = 0 のときのアクセスタイム t a は、S DRAMの特性や電源電圧のばらつきにより異なり、一 20 定ではない。しかし、可変遅延時間 δ t x を適当に調整することにより、デッドバンドを 0 にすることは、原理的に可能である。図 1 中の上記構成要素以外は、この可変遅延時間 δ t x を適当に調整するためのものである。【0034】半導体装置30は、入力回路24、出力回路23及び負荷31 a に対応してそれぞれ、ダミー入力回路34、ダミー出力回路33及びダミー負荷回路31 x を備えている。内部クロック j CLKは、出力回路23の制御入力端に対応したダミー出力回路33のぞれにも供給される。ダミー出力回路33のデータ入力端に

り は、ダミーデータ d __DATが供給される。ダミー出力

, •--

回路33の出力は、ダミー負荷回路31xを介しダミー入力回路34に供給される。ダミー入力回路34の遅延時間 Δ t i は入力回路24のそれ δ t i に一致するように設計されており、ダミー出力回路33自体での遅延時間は出力回路23自体での遅延時間に一致するように設計されている。ダミー入力回路34及びダミー出力回路33はそれぞれ、例えば入力回路24及び出力回路23と同一又は類似の回路で構成されている。ダミー出列回路33とダミー負荷回路31xとの合計の遅延時間 Δ t Δ

【0035】ダミー負荷回路31xの構成例を、図2に示す。配線W1には、nMOSトランジスタ310~314のドレインが接続されている。nMOSトランジスタ310~314のソースとグランド線との間にはそれぞれ、キャパシタC0~C4が接続されている。キャパシタC0~C4は、例えばMOSキャパシタである。nMOSトランジスタ310~314のオン/オフ状態により、ダミー負荷回路31xの負荷が定められる。

【0036】図1において、SSTLインタフェースの 場合にはVrefピンに、不図示のデータ入力回路の

'L'及び'H'の判定に用いられる参照電位、例えば 1.65Vが印加され、LVTTLインタフェースの場 合には、Vrefピンに例えばOV又は3.3Vが印加 される。インタフェース判定回路35は、Vrefピン にレファランス電位Vrefが印加されているかどうか により、インタフェースの種類を判定する。インタフェ ース判定回路35は、例えば、Vrefピンの電位が設 定値以下であれば、SSTLインタフェースであると判 定してインタフェース判定信号S/Lを'H'にし、そ うでなければLVTTLインタフェースであると判定し てインタフェース判定信号S/Lを'L'にする。イン タフェース判定信号S/Lが出力回路23に供給され て、出力回路23の出力段インタフェースが選択され る。また、インタフェース判定信号*S/Lに応じて、 負荷調整回路36により、後述する例外を除き、ダミー 負荷回路31×の負荷による信号伝播遅延時間が標準的 な負荷31 aによるそれに等しくなるように、ダミー負 荷回路31xの負荷が調整される。

【0037】負荷調整回路36の構成例を、図2に示す。インパータ360の出力端は、nMOSトランジスタ310のゲートに接続され、インパータ360の入力端は、アンドゲート361~364の一方の入力端に接続されている。アンドゲート361~364の出力端はそれぞれnMOSトランジスタ311~314のゲートに接続されている。インパータ360の入力端にはインタフェース判定信号S/Lが供給され、アンドゲート361~364の他方の入力端にはそれぞれダミー負荷調整データのピットCY1~CY4が供給される。ダミー

負荷調整データは、図1の周波数判定回路37の出力である周波数判定データCNを符号変換回路365で負荷調整用に変換したデータである。

【0038】インタフェース判定信号*S/Lが'L'

12

の場合、すなわち出力回路23の出力段がSSTLインタフェースの場合には、アンドゲート361~364の出力が全てLになり、nMOSトランジスタ311~314がオフになる。他方、nMOSトランジスタ310がオンになって配線W1にキャパシタCOが導通される。このキャパシタCOは、この状態でのダミー負荷回路31xによる遅延時間が標準的な負荷31a(図1)による遅延時間に等しくなるように設計されている。【0039】インタフェース判定信号*S/Lが'H'の場合、すなわち出力回路23の出力段がLVTTLインタフェースの場合には、nMOSトランジスタ310がオフになり、アンドゲート361~364が開かれる。外部クロックCLK毎に反転するデータDQがフルスイング可能な程度に外部クロックCLKの周波数が低い場合(低周波の場合)には、ビットCY1~CY4が

VTTLインタフェースの場合の標準的な負荷31a (図1)による遅延時間に等しくなるように設計されている。

W1と導通される。この状態(LVTTLでの最大負荷

状態)で、ダミー負荷回路31xによる遅延時間が、L

20 いずれも 'H' にされて、キャパシタC1~C4が配線

【0040】外部クロックCLK毎に反転するデータDQがフルスイングできない程度に外部クロックCLKの周波数が高い場合(高周波の場合)の動作については、後述する。周波数判定回路37の構成例を、図3(A)30に示す。図3(B)は、図3(A)中のリセットパルスRST、モノパルスPLS及び外部クロックCLKの波形e~hを示す。

【0041】周波数判定回路37は、外部クロックCL Kの周波数を判定し、その結果を周波数判定信号CNと して出力する。上記リセットパルスRSTによりモノマ ルチバイブレータ371がトリガされ、モノマルチバイ ブレータ371から所定パルス幅の1個のモノパルスP LSが出力される。これによりアンドゲート372を通っ かれ、外部クロックCLKがアンドゲート372を通っ なカウンタ373で計数される。カウンタ373の計数 値である周波数判定信号CNは、リセットパルスRST により初期化される。図3(B)に示す外部クロックC LKの波形e~h(周期T1~T4)では、周波数判定 信号CNはそれぞれ5~8になる。

【0042】図1において、入力回路24及びダミー入力回路34の出力iCLK及びd_iCLKは、位相比較回路38に供給され、内部クロックiCLKに対するダミー内部クロックd_iCLKの位相の進み、一致及び遅れが検出される。図4(B)は、この位相関係を示している。この検出に応じて、ディレイ制御回路39に

より、両位相の差が一定、例えばOになるように、ディレイ回路32の遅延時間が制御される。

【0043】ディレイ回路32と位相比較回路38とディレイ制御回路39とで、言わゆるDLL回路40が構成されている。図4(A)は、DLL回路40の構成例を示す。ディレイ回路32は、互いに同一構成のディレイ素子321~325が縦続接続さている。ディレイ素子321は、例えばインバータを2個縦続接続したものである。ディレイ素子321~325の入力端にはそれでれ、アンドゲート32a~32eの出力端が接続されている。アンドゲート32a~32eの一方の入力端には内部クロックiCLKが供給される。アンドゲート32a~32eの他方の入力端には、ディレイ制御回路39の4ピットシフトレジスタ391の第1~4ピットがそれぞれ接続されている。

【0044】例えばシフトレジスタ391に図示のよう

に'00100'が保持されている場合、アンドゲート 32a~32eのうちアンドゲート32cのみが開かれ て、内部クロックiCLKがアンドゲート32c及びデ ィレイ素子323~325を通り、内部クロックiCL Kとして出力される。位相比較回路38は、図4(B) に示す如く、内部クロックiCLKに対しダミー内部ク ロックd_iCLKの位相が遅れている場合、一致(略 一致)している場合及び進んでいる場合にそれぞれ、例 えば'00'、'01'及び'11'を出力する。シフ トレジスタ391は、電源オン時等のリセットにより、 例えば'10000'に初期設定される。シフト制御回 路392は、内部クロックiCLKに対しダミー内部ク ロックd_iCLKの位相が遅れている場合には、両位 相が略一致するまでシフトレジスタ391を右シフトさ せる。この際、シフトレジスタ391の第1ピット(図 4において左端ピット)に'0'がロードされる。シフ ト制御回路392は、この位相が進んでいる場合には、 両位相が略一致するまでシフトレジスタ391を左シフ トさせ、この際、シフトレジスタ391の第5ピット (図4において右端ピット)に'0'がロードされる。 【0045】図5及び図6は、低周波での図1の回路の 動作を示すタイムチャートであり、外部クロックCLK の立ち上がりに応じてデータDQが変化する場合を示し ている。図5は上記位相が時間δsだけ進んでいる場合 を示し、図6は可変遅延時間δtxの調整により両位相 が一致している場合を示している。図1において、ディ レイ回路32の遅延時間調整は、例えば、リセットパル スRSTの供給時(出力DQが実際に使用されない期 間) において行われ、その調整値が電源オフ又は次のリ セットパルスRSTの供給時まで固定される。この調整 において、ダミーデータ d _ DAT及びデータDAT は、例えば、共に外部クロックCLKのmパルス毎 (m ≥1) に反転する。ダミーデータ d _ DATは、例え ば、周期が外部クロックCLKの周期のm倍のクロック でTフリップフロップをトリガして作成される。或いは、ダミーデータd_DATを'L'又は'H'に固定しておき、内部クロックjCLKのmパルス毎にダミー出力回路33の出力d_DQが反転するように、ダミー出力回路33を構成しておく。 (A) データDQがフルスイングする場合におけるディレイ回路32の遅延時間調整動作

14

図5及び図6において、内部クロック j CLKが立ち上がってから時間 δ t D経過後に、データDQが変化す 3。ダミー負荷回路 3 1 x の出力がダミー入力回路 3 4 に供給されるので、この変化から Δ t i 経過後に、ダミー内部クロック d i CLKが立ち上がる。ディレイ制御回路 3 9により、ダミー内部クロック d i CLKの位相差が 0 に調整されていれば、図6のように内部クロック i CLKがダミー内部クロック d i CLKと同時に立ち上がる。内部クロック i CLKに対しダミー内部クロック d i CLKの位相が時間 δ s だけ進んでいれば、図5のようにダミー内部クロック d i CLKが立ち上がってから δ s 経過後に内部クロック d i CLKが立ち上がってから δ s 経過後に内部クロック d i CLKが立ち上がってから δ s 経過後に

【0046】図5及び図6において、次のことが言える。

(i)内部クロックiCLKの立ち上がりから時間δt i前に、外部クロックCLKが立ち上がっていたことに なり、且つ、ダミーデータ出力 d __DQが変化したこと (ii) ダミー出力回路33の制御入力端で 内部クロック了CLKが立ち上がった時点を基準にし、 時間を逆にしてディレイ回路32及び入力回路24を遡 ると、この基準時点から(δ tw+ δ tx+ δ ti)前 30 に外部クロックCLKが立ち上がっていたことになる。 【0047】 (i i i) ダミーデータ出力 d_DQが変 化した時点からΔtD前に内部クロックjCLKが立ち 上がっていたことになる。半導体装置30の特性や電源 電圧のばらつき等が存在しても、このような動作によ り、外部クロックCLKに対するデータDQの位相が原 理的に0になる。実際には、位相比較回路38の位相一 致判定誤差等により、この位相は0にはならないが、デ ッドバンドを短縮することができる。位相比較回路38 で検出された位相差が 0 以外の所定値、例えばπ/2に なるように、ディレイ制御回路39でディレイ回路32 の遅延を調整すれば、外部クロックCLKに対するデー タDQの位相をO以外の所定値に調整することができ

【0048】(B)問題点

このように調整しても、ダミー負荷回路31xのLVTTLでの負荷が上述の最大負荷状態しか取り得ない場合には、次のような問題が生ずる。すなわち、外部クロックCLKが高周波である場合には、例えば図14(D)のようにデータDQがフルスイングできなくなって、アクセスタイムt1bが、フルスイングできる場合のアク

セスタイムtlaよりも短くなる。外部クロックCLK が高周波であっても、データDQがフルスイングできる 程度に低周波であれば、アクセスタイムはtlaとな る。しかし、調整後の実際の使用時においては、データ DQの周波数は予測できず急変するので、結果として、 図13のホールドタイムtHの余裕時間がtlc=tl a-tlbだけ短くなることになる。tlcは外部クロ ックCLKの周波数が高いほど大きくなる。 データD Q及びダミーデータ d __DQがフルスイングできない状 態で上記調整を行えば、この状態でのアクセスタイムが tlaになるが、調整後の実際の使用時においてデータ DQの周波数がフルスイングできる程度になると、アク セスタイムがtla+tlcになり、結果として、図1 3のセットアップタイム t S の余裕時間が t 1 c だけ短 くなることになる。

【0049】ホールドタイムtH及びセットアップタイ ムtSのいずれの余裕時間が無くなっても、データDQ の読み取りエラーが生ずることになるので、一方のみの 余裕時間が短縮されると、半導体装置が搭載されたボー ドの不留り低下が著しくなる原因となる。

(C) 上記問題が解決される遅延時間調整動作 そこで、ダミー負荷回路31xの負荷の値L2を、アク セスタイム t a がデータDQの周波数によらない場合の 負荷の値L1よりも、データDQの周波数に応じて変化 するアクセスタイム t a の変化量最大値の1/2に相当 する負荷の値 △ L だけ小さくし、すなわち L 2 = L 1 -ΔLとし、この状態でDDL回路40を動作させてディ レイ回路32の遅延時間を調整する。調整においては、 調整誤差をできるだけ小さくするために、データDQ及 びダミーデータd_DQの周波数を、これらがフルスウ ィングする程度にする。例えば、外部クロックCLKの 4サイクル毎にデータDQ及びダミーデータ d_DQを 反転させる。

【0050】L2=L1-ALの関係を成立させるため に、図2及び図3(B)において、例えば次のようにダ ミー負荷調整データが定められる。CY4がMSBであ

- (1) CN≥8に対し、CY= '0001'
- (2) CN=7に対し、CY= '0011'
- (3) CN=6に対し、CY= '0111'
- (4) CN=5に対し、CY= '1111'

ダミー負荷回路31xの負荷容量は、LVTLLインタ フェースにおいて、(1)~(4)の場合にそれぞれキ ヤパシタC1、C1+C2、C1+C2+C3、C1+ C2+С3+С4となる。キャパシタC2~С4は、上 記関係が成立するように定められる。

【0051】図8 (A) 及び (B) は、このような調整 をDLL回路40で自動的に行った後の、外部クロック CLK及びデータDQを示している。図8(A)及び

2になるように調整されている場合を示している。図8 (A) は、データDQの周期が外部クロックCLKの周 期の2倍の場合に、すなわちデータDQが'H'、

16

'H'、'L'、'L'、'H'、・・・と変化する場 合に、データDQがフルスイングする様子を示してい る。図8(B)は、データDQの周期が外部クロックC LKの周期と同じ場合に、すなわちデータDQが

'H'、'L'、'H'、'L'、・・・と変化する場 合に、データDQがフルスイングできない様子を示して 10 いる。 図7は、該調整完了時のタイムチャートを示し ている。

【0052】図7の場合でも、上記(i)~(i i i) が言える。(i)及び(ii)から、内部クロックiC LK、ダミー内部クロック d_i CLK及びダミーデー タd_DQの位相関係は、図6の場合と同一である。L $2=L1-\Delta L$ としたことから、δtD-ΔtD=t1 c/2が成立する。このことと、(i i i)とから、内 部クロックjCLKとデータDQの変化点とダミーデー タd_DQの変化点との位相関係は、図7に示すように 20 定まる。

【0053】δtDは、図6の場合と同一である。すな わち、ΔtDは、図6の場合よりもtlc/2だけ小さ い。 Δ t i + δ t x + Δ t w + Δ t Dは、図 6 及び図 7 において成立し、クロック周期に等しい。したがって、 図7のδtxは図6の場合よりもtlc/2だけ増加す ることになる。これにより、図7に示す如く、内部クロ ック j C L K の立ち上がりが図6の場合よりもtlc/ 2だけ遅くなる。

【0054】データDQは、図8(A)の場合には図7 30 と同じく、 δ tD- Δ tD=tlc/2になり、アクセ スタイム t a が t l a + t l c / 2になる。データDQ は、図8(B)の場合には、δtDが図6の場合よりも tlcだけ減少するので、アクセスタイムtaがtla ーt1c/2になる。結果として、アクセスタイムta をt1c/2だけ調整しない場合よりも、図13のホー ルドタイム t Hの余裕時間が t 1 c/2だけ増加する。 図13のセットアップタイムtSの余裕時間が、補正し ない場合よりも t 1 c / 2 だけ増加することになるが、 両タイムtS及びtHの余裕のパランスがとれるので、 40 余裕時間が実質的に増加し、半導体装置が搭載されたボ ードの不留りが向上する。

【0055】また、実際にはDLL回路40の調整誤差 により、低周波の場合に調整してもデッドバンドが存在 し、データDQについて正及び負の不規則なジッタが生 ずる。他方、上記調整により、データ周波数の不規則な 変化に応じて、データDQについて正及び負の不規則な ジッタが生ずる。したがって、両ジッタが打ち消し合う こともある。これに対し、アクセスタイムtaをtlc /2だけ調整しなかった場合には、データ周波数の不規 (B) は、位相比較回路 38 で検出された位相差が π / 50 則な変化に応じて、データDQについて負の大きな不規 則なジッタが生ずる。結果として、調整した方がしない 場合よりも、図13のデッドバンドが短縮されることに なる。

【0056】[第2実施形態]上記(C)の調整におい て、データDQ及びダミーデータd_DQの周波数を、 外部クロック毎に反転させる。この場合、ダミー負荷回 路31xの負荷の値L2を、アクセスタイムtaがデー タDQの周波数によらない場合の負荷の値L1よりも、 データDQの周波数に応じて変化するアクセスタイムも 大きくし、すなわちL2=L1+ΔLとし、この状態で DDL回路40を動作させてディレイ回路32の遅延時 間を調整する。

【0057】この調整完了時の、図7に対応したタイム チャートを図9に示す。図9のδtDは図7のδtDよ りもtlcだけ短い。図9のδtxは図7のそれと同一 になり、同じ調整結果が得られる。また、周波数判定回 路として、図4(A)のシフトレジスタ391を用い、 その並列出力を周波数判定データCNとする。これが可 能であるのは、調整後のシフトレジスタ391の内容 が、クロック周波数に応じた値となるからである。

【0058】この場合、例えば、負荷調整回路36の出 力値を固定して、DLL回路40による第1段階の調整 を行い、シフトレジスタ391の内容が安定した後に、 この固定を解除してDLL回路40による第2段階の調 整を行うようにしてもよい。なお、本発明には外にも種 々の変形例が含まれる。例えば、ダミー回路はディレイ の総和に意味があるので、ダミー出力回路33、ダミー 負荷回路31x及びダミー入力回路34はこれらが縦続 接続されていれば接続順は任意である。ダミー負荷回路 31 x 中の負荷を分割し、分割されたものをダミー出力 回路33の前段やダミー入力回路34の後段に接続して もよい。また、ダミー入力回路34及びダミー出力回路 33を備えずに、これらの回路での遅延に応じた負荷 を、ダミー負荷回路31xに付け加えた構成であっても よい。

【0059】図2ではキャパシタの並列接続数を変えて 容量を調整する場合を示したが、キャパシタの直列接続 数を変えて同様に調整する構成であってもよいことは勿 論である。また、上記説明では簡単化のために負荷が容 40 量のみであるとしたが、図2において、実際にはトラン ジスタのオン抵抗があり、一般には負荷31aのインピ ーダーンスに対応してダミー負荷回路 3 1 x のインピー ダンスを調整してもよい。

【0060】本発明は、半導体装置30に供給される外 部クロックCLKの周波数が固定の場合や出力インター フェイスが1つの場合にも適用でき、この場合にはイン タフェース判定回路35、周波数判定回路37及び負荷 調整回路36は不要となる。DLL回路40による調整 は、半導体装置30の出荷段階だけで行い、この段階で 50

ディレイ回路32の遅延量をヒューズ切断等で固定する ようにしてもよい。この場合、ダミー負荷回路30xは 調整時のみ用いられることになる。したがって、DLL 回路40のうちディレイ制御回路39及び位相比較回路 38は半導体装置30の外部に配置されていてもよい。 また、図2のダミー負荷回路31xを、トランジスタ3 10及び311と、キャパシタC0及びC1とのみで構 成し、上記高周波の場合に、上記アクセスタイムの差t 1 cを測定し、DLL回路40で調整したディレイ回路 aの変化量最大値の1/2に相当する負荷の値 Δ Lだけ 10 32の遅延時間をt1c/2だけ短くするようにしても

18

【図面の簡単な説明】

よい。

【図1】本発明の第1実施形態に係る半導体装置の概略 構成を示すプロック図である。

【図2】図1中のダミー負荷回路31x及び負荷調整回 路36の構成例を示す図である。

【図3】(A)は図1中の周波数判定回路37の構成例 を示す図であり、(B) はこの回路の動作を示すタイム チャートである。

【図4】(A)は図1中のDLL回路40の概略構成例 20 を示す図であり、(B) は位相比較回路の入力信号のタ イムチャートである。

【図5】図1の回路での調整中の動作を示すタイムチャ ートである。

【図6】図1の回路での調整完了時の動作を示すタイム チャートである。

【図7】図1の回路での調整完了時の動作を示すタイム チャートである。

【図8】調整後のクロックCLKとデータDQの波形図 30 である。

【図9】本発明の第2実施形態における図7に対応した タイムチャートである。

【図10】従来のシンクロナスDRAMの一部の概略構 成図である。

【図11】図10中の第3段パイプの構成例を示す図で ある。

【図12】本発明の対象を一般化した従来の半導体装置 の回路図である

【図13】図10及び図12の半導体装置の問題点を説 明するためのタイムチャートである。

【図14】(A)~(D)はクロックCLKとデータD Qの波形図であり、(A) はSSTLインタフェースか つ低周波の場合、(B)はSSTLインタフェースかつ 高周波の場合、(C)はLVTTLインタフェースかつ 低周波の場合、(D)はLVTTLインタフェースかつ 高周波の場合を示す。

【符号の説明】

23 出力回路


24 入力回路

30、30A、31 半導体装置

- 31a 負荷
- 31 x ダミー負荷回路
- 310~314 nMOSトランジスタ
- 32 ディレイ回路
- 33 ダミー出力回路
- 34 ダミー入力回路
- 35 インタフェース判定回路
- 36 負荷調整回路
- 360 インパータ

【図1】

本発明の一実施形態に係る半導体装置の 概略構成を示すプロック図




361~364 アンドゲート

- 365 符号変換回路
- 37 周波数判定回路
- 371 モノマルチパイプレータ
- 372 アンドゲート
- 373 カウンタ
- 38 位相比較回路
- 39 ディレイ制御回路
- 40 DLL回路


【図2】

図1中のダミー負荷回路及び負荷網整回路の 構成例を示す図



【図3】


(A)は図1中の周波数判定回路の構成例を示す図、 (B)はこの回路の動作を示すタイムチャート



(B)


【図5】


図1の回路での調整中の動作を示すタイムチャート




【図4】

(A)は図1中のDLL回路の構成例を示す図、 (B)は位相比較回路の入力信号のタイムチャート






【図13】




【図6】

図1の回路での調整完了時の動作を示すタイムチャート




【図9】

本発明の第2実施形態における図?に対応した タイムチャート




【図7】

図1の回路での調整完了時の動作を示すタイムチャート




【図12】

本発明の対象を一般化した従来の半導体装置の ブロック図




【図8】

調整後のクロックCLKとデータDQの波形図



【図10】



[図14]

(A)~(D)はクロックCLKとデータDQの波形図

【図11】 図6中の第3パイプの構成例を示す図